:研究機(jī)構(gòu)-2.png){kind=small}
概倫電子副總裁楊廉峰博士應(yīng)邀出席亞洲半導(dǎo)體峰會(huì)2012
2012-06-21
中國(guó) 北京，2012年6月20-21日，概倫電子市場(chǎng)副總裁楊廉峰博士應(yīng)邀出席了在上海舉辦的“亞洲半導(dǎo)體峰會(huì)2012”。亞洲半導(dǎo)體峰會(huì)2012旨在打造亞洲半導(dǎo)體產(chǎn)業(yè)化信息第一平臺(tái)，齊聚全球行業(yè)巨子，共同推動(dòng)半導(dǎo)體技術(shù)的國(guó)際化商業(yè)發(fā)展模式。大會(huì)著眼于半導(dǎo)體行業(yè)最完整的產(chǎn)業(yè)鏈，集合行業(yè)最前沿的熱點(diǎn)，就關(guān)鍵領(lǐng)域深入角度分析。
6月20日，楊廉峰博士為與會(huì)來(lái)賓做了題為“先進(jìn)工藝節(jié)點(diǎn)下的工藝不穩(wěn)定性及用于電路設(shè)計(jì)的良率導(dǎo)向設(shè)計(jì)技術(shù)（Design-for-Yield for Advanced Circuit Designs at 45nm and beyond）”的精彩演講，主要闡述了Process Variation及其引起的良率問(wèn)題，在45納米及以下工藝的集成電路設(shè)計(jì)中必須考慮其對(duì)SPICE模型和電路設(shè)計(jì)流程的影響，良率導(dǎo)向設(shè)計(jì)技術(shù)（DFY）可以預(yù)測(cè)Process Variation對(duì)芯片性能和良率的影響從而可以幫助設(shè)計(jì)師有目的地分析和優(yōu)化設(shè)計(jì)。概倫電子作為DFY技術(shù)和解決方案提供商，擁有SPICE模型技術(shù)、先進(jìn)的全芯片高精度SPICE仿真引擎NanoSpice?、和源自于IBM的并行統(tǒng)計(jì)算法，其NanoYield?良率分析平臺(tái)真正集成了模型、SPICE和經(jīng)過(guò)驗(yàn)證的統(tǒng)計(jì)分析算法，從而有可能為設(shè)計(jì)人員提供更高精度和更高效率的良率分析和優(yōu)化設(shè)計(jì)手段。
會(huì)議期間，楊廉峰博士作為專家組成員參與了“亞洲半導(dǎo)體產(chǎn)業(yè)回顧與展望（A Post-Recession Perspective: Defining the New Semiconductor Landscape）”的專題討論，共同探討了當(dāng)前半導(dǎo)體產(chǎn)業(yè)存在的問(wèn)題和機(jī)遇所在，得到了與會(huì)專家的共鳴。
分論壇2.jpg)
頭圖.jpg)
圖.jpg)
新聞?lì)^圖-2.jpg)
熱官網(wǎng)新聞2.png)
頭圖-update.jpg)
新聞?lì)^圖.jpg)
圖.jpg)
圖.jpg)
A(yù)覽圖.jpg)